

**PAT-NO:** JP402164023A

**DOCUMENT-  
IDENTIFIER:** JP 02164023 A

**TITLE:** FORMATION OF SOI STRUCTURE AND SOI  
STRUCTURE

**PUBN-DATE:** June 25, 1990

**INVENTOR-INFORMATION:**

| <b>NAME</b> | <b>COUNTRY</b> |
|-------------|----------------|
|-------------|----------------|

|                 |  |
|-----------------|--|
| OGATA, HIDEKANE |  |
|-----------------|--|

|                   |  |
|-------------------|--|
| HANABUSA, HIROSHI |  |
|-------------------|--|

|                 |  |
|-----------------|--|
| YONEDA, KIYOSHI |  |
|-----------------|--|

**ASSIGNEE-INFORMATION:**

| <b>NAME</b> | <b>COUNTRY</b> |
|-------------|----------------|
|-------------|----------------|

|                       |     |
|-----------------------|-----|
| SANYO ELECTRIC CO LTD | N/A |
|-----------------------|-----|

**APPL-NO:** JP63320924

**APPL-DATE:** December 19, 1988

**INT-CL (IPC):** H01L021/205 , H01L021/86

**ABSTRACT:**

**PURPOSE:** To moderate residual stress (internal stress) produced from a difference of thermal expansion coefficients between a sapphire and Si by forming a porous Si film on the sapphire substrate and thereafter growing on the Si film a single crystal Si film for device formation.

**CONSTITUTION :** Boron B is ion-implanted into a single crystal Si film 2 of a sapphire substrate 2 on which the single crystal Si 2 is grown. The substrate 1 is dipped in an 50% fluoric acid electrolytic solution to render the single crystal Si film 2 to anodic formation for making porous the single crystal Si film 2. A single crystal Si film 3 is epitaxially grown on the single crystal Si film 2' so made porous to form an SOI (Silicon on Insulator) structure. Thus, the Si film 2' so made porous acts as a buffer material 2' to moderate compression stress of the upper layer single crystal Si film 3.

**COPYRIGHT:** (C)1990,JPO&Japio

## ⑫ 公開特許公報(A) 平2-164023

⑪ Int. Cl.<sup>5</sup>

識別記号

庁内整理番号

⑬ 公開 平成2年(1990)6月25日

H 01 L 21/205  
21/867739-5F  
7739-5F

審査請求 未請求 請求項の数 4 (全3頁)

⑭ 発明の名称 SOI構造の形成方法とSOI構造

⑮ 特 願 昭63-320924

⑯ 出 願 昭63(1988)12月19日

|         |           |                   |           |
|---------|-----------|-------------------|-----------|
| ⑰ 発 明 者 | 尾 方 秀 謙   | 大阪府守口市京阪本通2丁目18番地 | 三洋電機株式会社内 |
| ⑰ 発 明 者 | 花 房 寛     | 大阪府守口市京阪本通2丁目18番地 | 三洋電機株式会社内 |
| ⑰ 発 明 者 | 米 田 清     | 大阪府守口市京阪本通2丁目18番地 | 三洋電機株式会社内 |
| ⑰ 出 願 人 | 三洋電機株式会社  | 大阪府守口市京阪本通2丁目18番地 |           |
| ⑰ 代 理 人 | 弁理士 西野 卓嗣 | 外1名               |           |

## 明 細 書

1. 発明の名称 SOI構造の形成方法と

SOI構造

2. 特許請求の範囲

(1) 単結晶絶縁基台上に単結晶半導体膜を形成する工程と、該単結晶半導体膜を多孔質化する工程と、多孔質化した単結晶半導体膜上に単結晶半導体膜を形成する工程とを含んでなる事を特徴とするSOI構造の形成方法。

(2) 前記単結晶絶縁基台は単結晶サファイア基台で、且つ、前記単結晶半導体膜は単結晶Si膜である事を特徴とする請求項1記載のSOI構造の形成方法。

(3) 単結晶絶縁基台上に多孔質の単結晶半導体膜を介して形成された単結晶半導体膜からなる事を特徴とするSOI構造。

(4) 前記単結晶絶縁基台は単結晶サファイア基台で、且つ、前記多孔質の単結晶半導体膜及び前記単結晶半導体膜は単結晶Si膜である事を特徴とする請求項3記載のSOI構造。

3. 発明の詳細な説明

(イ) 産業上の利用分野

本発明は、SOI構造の形成方法に関し、特に単結晶サファイア基板上に単結晶Si膜を形成するものに関する。

(ロ) 従来の技術

絶縁層(絶縁物の基板も含む)上に単結晶Si膜を形成したものは、SOI(Silicon on Insulator)構造と称され、狭い領域で容易に素子分離が行え、高集積化や高速化が可能なものとして知られている。そして、従来のSi基板上に素子が作成される半導体集積回路(IC)に比べて、特性の向上が図れることから盛んに研究開発が行われている。

SOI構造の一つに、単結晶サファイア基板上に単結晶Si膜を形成したものがある。これは、通常CVD(Chemical Vapor Deposition)法で、サファイア基板上に成長温度900~1000℃でSi膜を成長させている。

しかし、サファイア基板とSi膜では熱膨張係数が異なるため（サファイアは $9.5 \times 10^{-6}/^{\circ}\text{C}$ 、Siは $4.2 \times 10^{-6}/^{\circ}\text{C}$ ）、Si膜成長後、基板温度を室温まで降温した段階でSi膜中に2次元的な圧縮応力が掛かる。この圧縮応力はSi膜の電子移動度の低下を招く（応用物理学会発行「応用物理」第49巻（1980）p110参照）ので、良好な特性が得られない等、成長させたSi膜上に素子の形成には不都合があった。

例えば、CVD法によりサファイア基板上に形成したSi膜（膜厚 $0.4 \mu\text{m}$ ）の圧縮応力は約 $9.5 \times 10^9 \text{ dyn/cm}^2$ であり、この時の電子のHall移動度はバルクSiに比べて約0.62倍（キャリア濃度が $10^{11} \sim 10^{13} \text{ cm}^{-3}$ の範囲のSOI膜の場合）の移動度しか示さない。

また、サファイア基板上のSi膜を分子線エピタキシャル（MBE）法により、成長温度 $700^{\circ}\text{C}$ で成長させた場合でも、そのSi膜（膜厚 $0.1 \mu\text{m}$ ）の圧縮応力は約 $5.5 \times 10^9 \text{ dyn/cm}^2$ で、Si膜の成長温度を低下させても余り圧縮応

力を低減させるに到っていない。

（ハ）発明が解決しようとする課題

本発明は上述の点に鑑みて為されたもので、サファイア基板上に形成した単結晶Si膜の残留応力（圧縮応力）が大きくなり、素子を形成して良好な特性を得ることが可能なSOI構造を提供するものである。

（ニ）課題を解決するための手段

本発明は、サファイア基台上に単結晶Si膜を形成する工程と、該単結晶Si膜を多孔質化する工程と、多孔質化した単結晶Si膜上に単結晶Si膜を形成する工程とを含んでなる事の特徴とするSOI構造の形成方法である。

（ホ）作用

素子を作成するための上層の単結晶Si膜とサファイア基台との間に、多孔質化したSi膜を介在させてSOI構造を形成することにより、多孔質化したSi膜が緩衝材として機能して、上層の単結晶Si膜の圧縮応力が緩和される。

（ヘ）実施例

第1図A乃至Cに本発明一実施例の工程説明図を示す。（1）は（1012）面（R面）を主面とする単結晶絶縁基台としての単結晶サファイア基板である。そしてこのサファイア基板（1）の上面上にMBE法により、成長温度 $700^{\circ}\text{C}$ 、成長速度 $10 \sim 20 \text{ Å/sec}$ で単結晶Si膜（2）を膜厚約 $1000 \text{ Å}$ エピタキシャル成長させる（第1図A）。

次に、この単結晶Si膜を成長させた基板を図示しないMBE装置から取り出し、単結晶Si膜（2）に陽極（B）をイオン注入する。イオン注入は、加速エネルギー $25 \text{ keV}$ 、ドーズ量 $1 \times 10^{14} \text{ cm}^{-2}$ でイオンの注入を行い、単結晶Si膜（2）をp型にする。更に、50%の弗酸を電解液とし、この電解液に上記基板を漬けて、電流密度 $5 \text{ mA/cm}^2$ で基板上の単結晶Si膜（2）の陽極化成を行う。この陽極化成により単結晶Si膜（2）は $70 \text{ Å/sec}$ の速度で多孔質化がされる（第1図B）。

単結晶の多孔質Siは、例えば本実施例のよう

に陽極化成で単結晶Siを多孔質化したものでは、半径 $20 \sim 100 \text{ Å}$ の細孔を多数有した単結晶Siの構造を持ち、その密度は完全結晶のSiの10～70%であることが知られている。このため、多孔質化の単結晶Siは完全結晶のSiより伸縮性を有することになる。

単結晶Si膜（2）を多孔質化したら（多孔質化した単結晶Si膜を（2'）とする）、再び図示しないMBE装置に基板をセットする。そして、多孔質化した単結晶Si膜（2'）上に、先と同様の条件、成長温度 $700^{\circ}\text{C}$ 、成長速度 $10 \sim 20 \text{ Å/sec}$ で、単結晶Si膜（3）を膜厚 $3000 \text{ Å}$ エピタキシャル成長させて（第1図C）、SOI構造を形成する。

斯様にして形成されたSOI構造における単結晶Si膜中の内部応力（圧縮応力）は、レーザラマン分光法で測定した結果、およそ $2.5 \times 10^9 \text{ dyn/cm}^2$ であった。素子を形成するための能動層となる単結晶Si膜をサファイア基板上に直接形成していた従来のSOI構造の単結晶Si膜中の

内部応力（残留応力）に比べると、大幅な内部応力の低減が実現されている。

これは、多孔質化したSi膜（2'）が、その伸縮性により、サファイア基板（1）と素子が形成される単結晶Si膜（3）との熱膨張係数の差によって生ずる内部応力を緩和するためである。

そして、内部応力の低減により、単結晶Si膜（3）の電子のHall移動度は、バルクSiのそれと比べて0.88倍程度で、従来のものより改善され、単結晶Si膜（3）に形成する素子の特性向上が可能となる。

#### （ト）発明の効果

本発明は以上の説明から明らかな如く、サファイア基板上に多孔質のSi膜を形成した後、そのSi膜上に、素子を形成するための単結晶Si膜を成長するので、サファイア基板とSiとの熱膨張係数の差から生ずる残留応力（内部応力）が緩和される。そして単結晶Si膜の電子のHall移動度が改善されて、該単結晶Si膜に形成する素子の特性向上が可能となる。

#### 1. 図面の簡単な説明

第1図A乃至Cは本発明一実施例の工程説明図である。

（1）…サファイア基板（単結晶絶縁基台）、（2）、（3）…単結晶Si膜（単結晶半導体膜）、（2'）…多孔質化したSi膜（多孔質の単結晶半導体膜）。

出願人 三洋電機株式会社

代理人 西野 卓爾 外一名

第1図

